Last active
April 5, 2026 02:22
-
-
Save uenoku/77698fedf2ac6646b11f1cffa7d90dd2 to your computer and use it in GitHub Desktop.
This file contains hidden or bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
| module { | |
| hw.module @npn_i1_tt_0_v0(in %i0 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i1_tt_1_v0(in %i0 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_0_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i2_tt_1_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_3_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_6_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i3_tt_1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i1, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_16_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i3_tt_17_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_18_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i3_tt_19_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i3_tt_1B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_1E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i3_tt_3C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_69_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i1 : i1 | |
| %2 = comb.xor %1, %0 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i4_tt_1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_16_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i3, not %2 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_18_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %false, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_69_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_FF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_116_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %i3, not %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_117_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_118_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_119_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_11A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_11B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_11E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_11F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_12C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %i0, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_12D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_12F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_13C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, not %0 : i1 | |
| %3 = synth.mig.maj_inv %false, %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_13D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_13E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_13F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_168_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_169_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %i1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_17E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_180_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_181_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_182_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %i1, not %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_183_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_186_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv %i1, not %i2, %1 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_187_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_189_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_18B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_18F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_196_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %0, %2 : i1 | |
| %5 = synth.mig.maj_inv not %1, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_197_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_198_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_199_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_19B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_19F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1A8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1A9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AA_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i1, %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EA_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i2, %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i0, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1FE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_33C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_33D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %i2, %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_33F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_356_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_357_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_358_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %0, not %2 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %0, not %1 : i1 | |
| %5 = synth.mig.maj_inv not %i2, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_359_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_35A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_35B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_35E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_35F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_368_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %0, not %1, %2 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_369_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_36C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %0, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %2 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_37C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %0, not %2 : i1 | |
| %4 = synth.mig.maj_inv %i3, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_37D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_37E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i1, %i2 : i1 | |
| %2 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3CF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %0, %3 : i1 | |
| %5 = synth.mig.maj_inv %1, %2, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %0, %2 : i1 | |
| %4 = synth.mig.maj_inv %i1, not %1, %2 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %2 : i1 | |
| %4 = synth.mig.maj_inv %0, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3FC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_660_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_661_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %i1, %2, not %3 : i1 | |
| %5 = synth.mig.maj_inv not %1, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_662_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv %0, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_663_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_666_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_667_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %0 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_669_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i1, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_66B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_66F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_672_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_673_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_676_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_678_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i0, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %i2, %1, not %2 : i1 | |
| %5 = synth.mig.maj_inv %i2, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_679_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_67A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, not %0, not %3 : i1 | |
| %5 = synth.mig.maj_inv not %i2, %2, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_67B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_67E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_690_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_691_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i3, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_693_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_696_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %false, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_697_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %i2, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_69F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, not %0, not %2 : i1 | |
| %5 = synth.mig.maj_inv %1, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %3 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6BD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i1, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %2 : i1 | |
| %4 = synth.mig.maj_inv not %0, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_776_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_778_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, %0, not %2 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_779_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv %i0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_77A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_77E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, not %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %false, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %i2, %i3, %2 : i1 | |
| %5 = synth.mig.maj_inv %i2, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i2 : i1 | |
| %2 = comb.xor %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv %i3, not %0, %2 : i1 | |
| %5 = synth.mig.maj_inv not %i3, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_FF0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_1668_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| %5 = synth.mig.maj_inv not %1, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1669_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %0, %3 : i1 | |
| %5 = synth.mig.maj_inv not %i3, not %2, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_166A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %0, %1 : i1 | |
| %5 = synth.mig.maj_inv %2, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_166B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i3, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_166E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv %i2, %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_167E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1681_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1683_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1686_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i1, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1687_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1689_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %i1, not %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_168B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, not %1 : i1 | |
| %4 = synth.mig.maj_inv %i3, not %1, not %2 : i1 | |
| %5 = synth.mig.maj_inv %2, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_168E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1696_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, not %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %i1, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1697_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1698_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv %i0, %i3, %2 : i1 | |
| %5 = synth.mig.maj_inv %0, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1699_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i1, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16A9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv %i1, not %i3, not %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_16AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %i2, %3 : i1 | |
| %5 = synth.mig.maj_inv not %1, not %2, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_16AD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv not %0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_177E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv %i1, not %i2, not %1 : i1 | |
| %5 = synth.mig.maj_inv %2, not %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_178E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1796_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv %i0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1798_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %i1, %i2, not %2 : i1 | |
| %5 = synth.mig.maj_inv not %i1, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_179A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17E8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_18E7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %i2, %i3, not %2 : i1 | |
| %5 = synth.mig.maj_inv not %0, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %i2, %i3 : i1 | |
| %5 = synth.mig.maj_inv not %i3, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BD8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BE4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i3, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EE1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3CC3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i2 : i1 | |
| %2 = comb.xor %1, %0 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6996_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| } | |
This file contains hidden or bidirectional Unicode text that may be interpreted or compiled differently than what appears below. To review, open the file in an editor that reveals hidden Unicode characters.
Learn more about bidirectional Unicode characters
| module { | |
| hw.module @npn_i1_tt_0_v0(in %i0 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i1_tt_1_v0(in %i0 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_0_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i2_tt_1_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_3_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i2_tt_6_v0(in %i0 : i1, in %i1 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i3_tt_1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_16_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i3_tt_17_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_18_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_19_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i3_tt_1B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_1E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i3_tt_3C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i3_tt_69_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0 : i1 | |
| %2 = comb.xor %1, %0 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| hw.output %false : i1 | |
| } | |
| hw.module @npn_i4_tt_1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_16_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv %false, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_17_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_18_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i3, not %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_69_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i0, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_FF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_116_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, %2 : i1 | |
| %4 = comb.xor %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_117_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_118_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, not %0, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_119_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_11A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_11B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_11E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_11F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_12C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, not %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_12D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_12F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_13C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, %2 : i1 | |
| %4 = comb.xor %1, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_13D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_13E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, not %0 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_13F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_168_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, not %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %i0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_17E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_180_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i2, %i3, %0 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_181_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = comb.xor %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_182_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, %0, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_183_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_186_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %i3, not %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_187_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_189_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_18B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_18F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %1 = comb.xor %i0, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_196_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_197_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_198_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_199_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %1 = comb.xor %i0, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_19F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1A8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i3, %0 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1A9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = comb.xor %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AA_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %3 = comb.xor %i3, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1AF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EA_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %0 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, %i3 : i1 | |
| %2 = comb.xor %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1FE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %0 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_33C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_33D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, %2 : i1 | |
| %false = hw.constant false | |
| %4 = synth.mig.maj_inv %false, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_33F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_356_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_357_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_358_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| %4 = comb.xor %i2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_359_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %1 : i1 | |
| %4 = comb.xor %3, %2 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_35A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_35B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_35E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, not %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_35F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %false, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_368_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_369_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = comb.xor %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv %0, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_36B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_36C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %i1, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %2 = comb.xor %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i1, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_36E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_36F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, not %i3, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_37C_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = comb.xor %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %i3, %0, not %1 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_37D_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_37E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = comb.xor %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %2 = comb.xor %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3C7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3CF_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, %i2, not %i3 : i1 | |
| %2 = comb.xor %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %i3, %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3D9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %0 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DB_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i3, %0, %1 : i1 | |
| %3 = comb.xor %i3, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3DE_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i3, not %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3FC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_660_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_661_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv not %false, %i0, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_662_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, %0, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_663_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, %i3 : i1 | |
| %2 = comb.xor %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_666_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_667_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_669_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i1, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_66B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_66F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i2, not %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_672_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_673_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, not %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, not %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_676_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_678_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %0, not %1 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_679_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i1, %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_67A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %3 = comb.xor %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_67B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i3 : i1 | |
| %2 = comb.xor %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_67E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_690_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_691_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_693_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_696_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_697_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_69F_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i2, %0 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3 : i1 | |
| %4 = comb.xor %3, %2 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i0, %i1 : i1 | |
| %3 = comb.xor %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = comb.xor %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i3, %0, not %1 : i1 | |
| %3 = comb.xor %i2, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %i0, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %i1, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6B9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %false, not %i2, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, not %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6BD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %2 = comb.xor %i3, %0 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv not %false, not %i1, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, %2 : i1 | |
| %4 = synth.mig.maj_inv %0, not %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6F9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_776_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_778_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, not %1 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_779_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_77A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, %i0, not %1 : i1 | |
| %3 = comb.xor %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_77E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %3 = comb.xor %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B5_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7B6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %3 = synth.mig.maj_inv %false, not %i0, not %2 : i1 | |
| %4 = synth.mig.maj_inv not %0, %1, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, not %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i2, %i3, not %0 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, not %i3 : i1 | |
| %2 = comb.xor %i2, %1 : i1 | |
| %3 = synth.mig.maj_inv %false, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i2, %i3 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| %4 = synth.mig.maj_inv %false, %0, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i3, %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2 : i1 | |
| %4 = comb.xor %3, %2 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %i3, %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i3, not %0 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv not %1 : i1 | |
| %4 = comb.xor %3, %2 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %0, not %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F2_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %i0, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_7F8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i1, %i2, not %0 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_FF0_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| hw.output %0 : i1 | |
| } | |
| hw.module @npn_i4_tt_1668_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i1, not %i3, %1 : i1 | |
| %3 = comb.xor %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1669_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| %5 = synth.mig.maj_inv not %3 : i1 | |
| %6 = comb.xor %5, %4 : i1 | |
| hw.output %6 : i1 | |
| } | |
| hw.module @npn_i4_tt_166A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i1, %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i1, not %i2, %i3 : i1 | |
| %2 = comb.xor %i0, %0 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv %false, %i2, %1 : i1 | |
| %4 = synth.mig.maj_inv %false, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_166B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i1, %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1, not %i2, not %i3 : i1 | |
| %2 = comb.xor %i0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i3, not %0, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_166E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv %i2, %i3, not %1 : i1 | |
| %3 = comb.xor %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_167E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = comb.xor %i0, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i3, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1681_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i2, %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv %i2, not %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, not %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1683_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv not %0 : i1 | |
| %4 = comb.xor %3, %2 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1686_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = synth.mig.maj_inv %i1, %0, not %1 : i1 | |
| %3 = comb.xor %i0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1687_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, not %i3 : i1 | |
| %2 = comb.xor %i0, %0 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %0, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_1689_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i3 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| %false = hw.constant false | |
| %3 = synth.mig.maj_inv %false, not %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_168B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %4 = synth.mig.maj_inv %0, %1, %2 : i1 | |
| %5 = synth.mig.maj_inv not %3 : i1 | |
| %6 = comb.xor %5, %4 : i1 | |
| hw.output %6 : i1 | |
| } | |
| hw.module @npn_i4_tt_168E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i1, %i3 : i1 | |
| %2 = comb.xor %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv not %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1696_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, %i1 : i1 | |
| %2 = comb.xor %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv %false, %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1697_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i3 : i1 | |
| %3 = synth.mig.maj_inv not %0, not %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1698_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i2, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, %i1, %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %i3, not %0 : i1 | |
| %4 = comb.xor %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1699_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i2, not %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i1, %i3 : i1 | |
| %3 = comb.xor %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %i1, not %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %2 = comb.xor %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, not %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169B_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i2, not %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| %3 = synth.mig.maj_inv not %i2, %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_169E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i2 : i1 | |
| %1 = comb.xor %i0, %0 : i1 | |
| %2 = synth.mig.maj_inv %i2, not %i3, not %0 : i1 | |
| %3 = synth.mig.maj_inv not %i3, %1, not %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_16A9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i3, %1 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %4 = synth.mig.maj_inv not %i2, %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_16AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %false, %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, not %1, not %2 : i1 | |
| %4 = synth.mig.maj_inv %i0, not %i3, %0 : i1 | |
| %5 = synth.mig.maj_inv not %0, not %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_16AD_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i2 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, not %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv not %false, not %0, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i1, not %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_16BC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv %false, %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv not %i0, %i3, %1 : i1 | |
| %4 = synth.mig.maj_inv not %0, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_16E9_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, %i0, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %3 = synth.mig.maj_inv %0, not %1, %2 : i1 | |
| %4 = synth.mig.maj_inv not %i3 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_177E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, not %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, not %i1, %0 : i1 | |
| %3 = comb.xor %1, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_178E_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = comb.xor %i1, %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i2, %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1796_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %2 = comb.xor %i3, %0 : i1 | |
| %3 = synth.mig.maj_inv %i0, not %0, %1 : i1 | |
| %4 = synth.mig.maj_inv %1, not %2, %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_1798_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv not %false, not %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %2 = comb.xor %i1, %0 : i1 | |
| %3 = synth.mig.maj_inv %i2, not %i3, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_179A_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i0, %i3 : i1 | |
| %2 = comb.xor %i2, %0 : i1 | |
| %3 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %4 = synth.mig.maj_inv %1, %2, not %3 : i1 | |
| hw.output %4 : i1 | |
| } | |
| hw.module @npn_i4_tt_17AC_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, not %i3 : i1 | |
| %false = hw.constant false | |
| %2 = synth.mig.maj_inv %false, not %i3, %1 : i1 | |
| %3 = comb.xor %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_17E8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv %i0, %i1, %i2 : i1 | |
| %1 = comb.xor %i3, %0 : i1 | |
| hw.output %1 : i1 | |
| } | |
| hw.module @npn_i4_tt_18E7_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i3 : i1 | |
| %1 = synth.mig.maj_inv %i0, not %i1, %i2 : i1 | |
| %2 = synth.mig.maj_inv not %0 : i1 | |
| %3 = comb.xor %2, %1 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %false = hw.constant false | |
| %0 = synth.mig.maj_inv %false, not %i0, not %i1 : i1 | |
| %1 = synth.mig.maj_inv %false, %i2, not %i3 : i1 | |
| %2 = synth.mig.maj_inv not %i0, %i1, %i2 : i1 | |
| %3 = synth.mig.maj_inv not %false, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv %i1, %i3, %2 : i1 | |
| %5 = synth.mig.maj_inv not %2, %3, %4 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, not %i2 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i3, not %1 : i1 | |
| %3 = synth.mig.maj_inv %i2, %0, %1 : i1 | |
| %4 = synth.mig.maj_inv not %2 : i1 | |
| %5 = comb.xor %4, %3 : i1 | |
| hw.output %5 : i1 | |
| } | |
| hw.module @npn_i4_tt_19E6_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i1, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv %false, %i0, not %i1 : i1 | |
| %2 = synth.mig.maj_inv %i0, not %i2, %1 : i1 | |
| %3 = comb.xor %0, %2 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BD8_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = synth.mig.maj_inv not %i0, not %i1, not %i2 : i1 | |
| %1 = synth.mig.maj_inv %i1, not %i2, not %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1BE4_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = synth.mig.maj_inv %i1, %i2, %0 : i1 | |
| %2 = comb.xor %i3, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_1EE1_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %false = hw.constant false | |
| %1 = synth.mig.maj_inv not %false, %i0, %i1 : i1 | |
| %2 = synth.mig.maj_inv not %0 : i1 | |
| %3 = comb.xor %2, %1 : i1 | |
| hw.output %3 : i1 | |
| } | |
| hw.module @npn_i4_tt_3CC3_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i2, %i3 : i1 | |
| %1 = synth.mig.maj_inv not %i1 : i1 | |
| %2 = comb.xor %1, %0 : i1 | |
| hw.output %2 : i1 | |
| } | |
| hw.module @npn_i4_tt_6996_v0(in %i0 : i1, in %i1 : i1, in %i2 : i1, in %i3 : i1, out y : i1) { | |
| %0 = comb.xor %i0, %i1 : i1 | |
| %1 = comb.xor %i2, %i3 : i1 | |
| %2 = comb.xor %0, %1 : i1 | |
| hw.output %2 : i1 | |
| } | |
| } | |
Sign up for free
to join this conversation on GitHub.
Already have an account?
Sign in to comment